【下载】【飞思卡尔】IMX6DQAEC：i.MX 6Dual先进3D图像处理器
【下载】Calibre xACT 3D - 为先进的晶体管级设计提供精确的提取功能
【下载】常用芯片的AD封装库（带3D）sop，tssop，tqfp等等
【帖子】哪位能提供一下 AD 封装库（带3D效果）下载链接，比较全的，谢谢大家
【帖子】最新完美3D PCB，有3D PCB库下载 Buffalo 内有淘宝链接
【帖子】DIY低成本、高速度3D打印机【项目已启动 欢迎有兴趣的小伙伴们一起加入】
【帖子】【你没看错】【芯币和E金币可以兑换3D打印服务】——这是真的！
【设计】LTC3733CG 演示板，3 相，AMD Hammer 处理器电源，Vin = 7V 至 21V，Vout = 0.8V 至 1.55V @ 65A
【文章】采用AMD 3D V-Cache技术的 EPYC 9004系列处理器，为技术计算赋能
大联大世平集团有奖直播：最新功能安全牵引逆变器方案：助力汽车提升续航与节省成本！预约有礼
JFrog 收购 Qwak AI，致力于简化AI模型从开发到生产的全流程
如何发展5G无线基础设施建设？Qorvo在2017中国西部微波射频技术研讨会为你解答
飞思卡尔中文资料(Freescale)-SC9S08MZ16C数据手册
随着半导体工艺节点越来越接近物理极限，每一代半导体工艺节点提升对于芯片性能带来的收益也慢慢变得小，通常在15%左右。而在AMD发布的带有3D V-Cache的处理器则在工艺不变（仍然使用7nm台积电工艺）的情况下，在3D游戏等对于CPU性能有高需求的应用场景中实现了约15%的性能提升。这一点说明先进封装在今天已经能实现原来需要半导体工艺节点前进整整一代才能实现的性能提升；而在未来随着半导体工艺越来越接近极限，每一代工艺带来的性能增益越来越小，先进封装可望取代半导体工艺成为芯片性能提升的主要推动力。
而在先进封装领域，AMD已经有了多年的积累，从2015年开始使用HBM技术，到2019年推出使用chiplet的产品，到今天推出3D chiplet，每一步都可以看见AMD对于先进封装领域投入的决心。
在先进封装领域，有两条由应用驱动的技术路径。一条的主要诉求是提升互联密度，从而解决芯片之间的通信带宽，其代表产品就是基于2.5D/3D高级封装的HBM DRAM接口标准，使用HBM可以将DRAM和处理器（CPU，GPU以及其他ASIC）之间的通信带宽极大的提升，从而缓解这些处理器的内存墙问题。目前，HBM慢慢的变成了高端GPU的标配，同时也应用于不少针对云端处理的AI芯片（例如谷歌的TPU）中。
除此之外，另一条技术路径是chiplet，即在封装系统里面不会再使用少量的大芯片做集成，而是改用数量更多但是尺寸更小的芯片粒（chiplet）作为基本单位。使用chiplet的第一个优点是提升了良率，若使用大芯片的话，如果在芯片的晶圆面积上出现瑕疵，那么整个芯片就有了瑕疵，无法作为良品使用；但是如果把同样面积的芯片拆分为多个chiplet，那么出现瑕疵的话就仅仅是瑕疵出现的那个chiplet没办法使用，而其他chiplet则不受影响，这样就提升了良率，而这对于良率存在挑战的先进半导体工艺至关重要。Chiplet另外的潜力在于能轻松实现更灵活的异构集成，在同一封装系统中不同的chiplet能够正常的使用不同的半导体工艺实现，从而逐步降低成本（例如某些对于逻辑性能需求不高的模组能够正常的使用成熟工艺）并提升性能。
而这次AMD的3D Chiplet则是把两条先进封装的技术路线汇合到了一起。AMD发布的3D V-Cache中，首先处理器和堆叠的L3 Cache都使用了chiplet，另外在3D V-Cache和处理器chiplet之间，也使用了先进封装带来的高密度互联，其互联密度较2D chiplet高两百多倍，相比传统的3DIC技术也能提高15倍。我们大家都认为，AMD将3D Chiplet投入商用对于先进封装领域来说，将是类似HBM进入GPU这样的里程碑式事件。
在AMD发布的3D chiplet背后，是台积电的先进半导体工艺技术和先进封装技术。台积电作为同时掌握了最先进半导体工艺和封装技术的代工厂，其全球最顶尖代工厂的地位得到了巩固，同时其在先进的技术领域也将变得更强势。
早在2019年的VLSI Symposium中，台积电就发表了类似这次AMD 3D Chiplet的技术。台积电把这个技术System on Integrated Chips（SOIC），其主要解决的就是逐步提升3D封装中的互联密度。传统3DIC技术的连线密度受到bump尺寸的限制，从而限制了集成总线的带宽和互联成本。而台积电SoIC技术一个关键优势就是无须bump，只要将两块要堆叠的芯片的铜互联做部分并对准，之后即可通过热处理工艺完成两块芯片的电路连接。这样一来，两块堆叠芯片之间的走线密度以及信号传输功耗都可以大幅度改善。在今年的ISSCC中，台积电又一次展示了SOIC技术，这次台积电为该技术商用起了一个正式的名字（3DFabric），并且公布了更多互联密度相关的数据，其互联密度相比传统的基于bump的3DIC技术能提升16倍，该数据与AMD这次在Computex发布的相关数字（相比3DIC互联密度提升15倍）也大体相符。
如前所述，随着摩尔定律的半导体工艺节点提升接近极限，先进封装技术将会慢慢接班半导体工艺节点而成为芯片性能提升的推动力。台积电在拥有最先进半导体工艺的同时，也在先进封装领域领跑全球，其在半导体代工领域的领导者地位将延续下去。于此同时，在AMD首发基于3DFabric的产品之后，预计在未来会有更多芯片设计企业跟进使用3DFabric来实现高性能芯片，从而进一步推广下一代先进封装技术的应用。
目前，AI已经成为推动半导体行业市场收入的重要引擎。基于神经网络的人工智能需要强大的算力支撑其模型训练和部署，因此高性能计算芯片在AI时代至关重要，这也是全球范围内出现了不少AI芯片初创公司的原因。对于AI计算来说，内存访问已经越来越成为性能的瓶颈，因此如何提升处理器（AI芯片）与存储器之间的内存访问速度和效率变得越来越重要。为了解决这个问题，目前云端AI芯片使用HBM DRAM配合大容量的片上SRAM慢慢的变成了标配（例如谷歌的TPU）。HBM DRAM和大容量SRAM缺一不可，其中HBM DRAM容量大，但是存取需要较大的延迟，因此常用来存储系统调度算法中在未来可能会用到的数据；而SRAM的带宽大于HBM，延时也较小，但是容量也远小于DRAM，常用来存取在当前立即要使用到的数据。在AI领域，随着GPT-3这样的巨型模型慢慢的变多，对于DRAM和SRAM容量的需求都慢慢的变大，而SRAM扩容目前看来最有希望的方法之一就是使用类似3D Chiplet的技术，使用3D堆叠的方式来获得更大的容量（如这次AMD在使用3D V-Cache后SRAM容量就扩大到了三倍），因此我们大家都认为随着台积电的3DFabric技术进一步成熟，AI芯片很可能是下一个使用该技术的产品，并且随着AI市场慢慢的变大，AI芯片也将进一步将3D Chiplet带向主流，同时使用HBM加3D Chiplet技术的芯片产品将会进入更多产品中获得使用。